1. 項(xiàng)目概述從“題目”到“作品”的硬件設(shè)計(jì)之路剛拿到2023年電賽C題任務(wù)書(shū)的時(shí)候我和隊(duì)友們的第一反應(yīng)是“有點(diǎn)意思但壓力山大”。這道題或者說(shuō)這一類(lèi)電賽的硬件設(shè)計(jì)題從來(lái)都不是讓你照著某個(gè)現(xiàn)成的模塊手冊(cè)焊?jìng)€(gè)板子那么簡(jiǎn)單。它更像是一場(chǎng)綜合性的“開(kāi)卷考試”考的是你在有限時(shí)間、有限預(yù)算、有限知識(shí)儲(chǔ)備下如何將一個(gè)抽象的需求轉(zhuǎn)化為一個(gè)穩(wěn)定、可靠、可測(cè)的物理實(shí)體。這個(gè)過(guò)程我們稱之為“硬件設(shè)計(jì)”它遠(yuǎn)不止是畫(huà)原理圖和PCB而是一個(gè)從需求分析、方案選型、電路實(shí)現(xiàn)、到調(diào)試優(yōu)化、最后封裝成品的完整閉環(huán)。今天我就以過(guò)來(lái)人的身份拆解一下這道題背后的硬件設(shè)計(jì)邏輯分享那些在官方指導(dǎo)書(shū)和芯片手冊(cè)里不會(huì)寫(xiě)的“實(shí)戰(zhàn)心得”。無(wú)論你是即將參賽的學(xué)弟學(xué)妹還是對(duì)電子設(shè)計(jì)感興趣的愛(ài)好者希望這篇長(zhǎng)文能幫你少走些彎路把紙面上的“電路”變成手里能跑起來(lái)的“系統(tǒng)”。2. 核心需求解析與設(shè)計(jì)思路拆解2.1 題目核心與隱性要求挖掘首先我們必須明確電賽題目的每一個(gè)字都值得反復(fù)琢磨。以2023年C題為例具體指標(biāo)因保密要求在此不贅述但方法論通用題目通常會(huì)給出幾個(gè)明確的技術(shù)指標(biāo)比如輸出電壓范圍、電流能力、紋波噪聲、效率、負(fù)載調(diào)整率等。這些是“顯性需求”是必須達(dá)成的及格線。但真正的挑戰(zhàn)在于“隱性需求”可測(cè)性與穩(wěn)定性你的系統(tǒng)必須在評(píng)委面前在可能存在的各種干擾下連續(xù)穩(wěn)定工作數(shù)小時(shí)。這意味著電源設(shè)計(jì)必須考慮上電時(shí)序、過(guò)沖抑制、負(fù)載瞬態(tài)響應(yīng)。可調(diào)性與人機(jī)交互題目往往要求參數(shù)可調(diào)如電壓、頻率。你怎么調(diào)是用電位器還是數(shù)字編碼器調(diào)的時(shí)候系統(tǒng)會(huì)不會(huì)崩潰顯示界面是否清晰這些都是設(shè)計(jì)初期就要考慮的人機(jī)交互問(wèn)題。成本與易得性電賽的物料清單BOM成本通常有限制且你只能使用常見(jiàn)渠道能快速買(mǎi)到的器件。這意味著你不能選用那些昂貴、冷門(mén)或交貨周期長(zhǎng)的芯片。方案選型必須“接地氣”。擴(kuò)展性與預(yù)留空間題目可能分幾個(gè)部分或者有加分項(xiàng)。你的硬件平臺(tái)是否留有接口如多余的ADC引腳、通信接口、運(yùn)放來(lái)應(yīng)對(duì)可能的擴(kuò)展一版打樣就做到盡善盡美很難但合理的預(yù)留能讓你在后期修改時(shí)事半功倍?；谶@些需求我們的設(shè)計(jì)思路應(yīng)該是“自上而下”的先定義系統(tǒng)級(jí)框圖明確信號(hào)流和數(shù)據(jù)流再深入到每個(gè)模塊的電路級(jí)設(shè)計(jì)。2.2 系統(tǒng)級(jí)架構(gòu)規(guī)劃一個(gè)典型的電賽硬件系統(tǒng)可以抽象為以下幾個(gè)部分電源樹(shù)Power Tree這是系統(tǒng)的基石。你需要為MCU、運(yùn)放、ADC、DAC、傳感器、執(zhí)行機(jī)構(gòu)如電機(jī)、舵機(jī)等提供不同電壓、不同電流、不同純凈度的電源。設(shè)計(jì)電源樹(shù)的第一步是列出所有用電單元的電壓、電流和噪聲敏感度要求。核心控制器MCU是大腦。選型要考慮性能主頻、RAM/Flash、外設(shè)ADC/DAC精度與速度、PWM分辨率、通信接口數(shù)量和生態(tài)庫(kù)函數(shù)支持、社區(qū)資源。在電賽場(chǎng)景下STM32系列和GD32系列因其豐富的資源和資料通常是穩(wěn)妥的選擇。信號(hào)調(diào)理與接口電路這是連接傳感器和執(zhí)行器的“手”和“眼”。包括運(yùn)放組成的放大、濾波、跟隨電路ADC/DAC的前后級(jí)驅(qū)動(dòng)以及光耦、電平轉(zhuǎn)換等隔離保護(hù)電路。人機(jī)交互HMI包括按鍵、編碼器、顯示屏OLED、LCD、狀態(tài)指示燈。設(shè)計(jì)要簡(jiǎn)潔可靠程序處理上要做好消抖和界面邏輯。通信與調(diào)試接口預(yù)留UART轉(zhuǎn)USB如CH340C用于程序下載和調(diào)試信息打印預(yù)留SWD/JTAG接口用于在線調(diào)試。這是你后期排查問(wèn)題的“生命線”。規(guī)劃時(shí)一定要畫(huà)出一個(gè)清晰的系統(tǒng)框圖并標(biāo)注關(guān)鍵信號(hào)和電源節(jié)點(diǎn)。這個(gè)框圖將是你后續(xù)所有詳細(xì)設(shè)計(jì)的“地圖”。3. 核心電路模塊設(shè)計(jì)與選型實(shí)戰(zhàn)3.1 電源模塊設(shè)計(jì)不止是LDO和DCDC電源是硬件穩(wěn)定的根本。很多玄學(xué)問(wèn)題最后都?xì)w結(jié)到電源上。1. 電源架構(gòu)選型LDO vs DCDCLDO低壓差線性穩(wěn)壓器優(yōu)點(diǎn)是紋波噪聲極低電路簡(jiǎn)單。缺點(diǎn)是效率低發(fā)熱大輸入輸出電壓差不能太大。適用于為噪聲敏感的模擬電路如高精度ADC基準(zhǔn)、運(yùn)放供電或者從DCDC輸出進(jìn)行二次穩(wěn)壓。選型心得關(guān)注壓差Dropout Voltage、噪聲密度、PSRR電源抑制比。比如給運(yùn)放供電可以選用TI的TPS7A系列其超低噪聲和高PSRR能有效凈化電源。DCDC開(kāi)關(guān)穩(wěn)壓器優(yōu)點(diǎn)是效率高常達(dá)90%以上可升降壓能提供較大電流。缺點(diǎn)是存在開(kāi)關(guān)噪聲設(shè)計(jì)稍復(fù)雜。適用于為MCU、數(shù)字電路、電機(jī)等對(duì)效率要求高或電流需求大的部分供電。選型心得根據(jù)輸入輸出電壓范圍選擇Buck降壓、Boost升壓或Buck-Boost升降壓拓?fù)洹ｊP(guān)注芯片的開(kāi)關(guān)頻率高頻有利于使用小體積電感但布局要求更高、最大電流能力需留足余量通常按1.5倍計(jì)算。2. 關(guān)鍵外圍器件計(jì)算與選擇以最常用的同步Buck電路為例電感L計(jì)算公式通常為L(zhǎng) (Vout * (Vin - Vout)) / (Vin * ΔIL * Fsw)。其中ΔIL是電感紋波電流一般取最大輸出電流的20%-40%。實(shí)操要點(diǎn)選擇飽和電流Isat和溫升電流Irms均大于電路最大電流的電感。貼片功率電感是首選。輸入/輸出電容Cin, CoutCin用于提供瞬態(tài)電流并抑制輸入線紋波通常選用多個(gè)低ESR的陶瓷電容并聯(lián)如10uF X5R/X7R。Cout用于濾波和提供負(fù)載瞬態(tài)電流需要計(jì)算所需的容值和ESR。常見(jiàn)誤區(qū)盲目使用大容量電解電容。對(duì)于高速DCDC低ESR的陶瓷電容往往比大容量電解電容更有效。輸出端可以并聯(lián)一個(gè)10-100uF的鉭電容或聚合物電容來(lái)改善瞬態(tài)響應(yīng)。反饋電阻Rfb1, Rfb2用于設(shè)置輸出電壓Vout Vref * (1 Rfb1/Rfb2)。Vref是芯片內(nèi)部基準(zhǔn)電壓如0.6V或0.8V。選擇阻值時(shí)要使反饋網(wǎng)絡(luò)電流在微安級(jí)既不影響精度又不會(huì)因電阻過(guò)小增加功耗。常用幾十kΩ量級(jí)。注意事項(xiàng)DCDC的布局是成敗關(guān)鍵必須遵循“芯片手冊(cè)推薦布局”核心原則是功率環(huán)路Vin→高端MOSFET→電感→Cout→GND→低端MOSFET→Vin面積最小化反饋電阻要緊挨芯片F(xiàn)B引腳走線遠(yuǎn)離噪聲源電感下方禁止走任何信號(hào)線。3.2 模擬信號(hào)鏈設(shè)計(jì)精度從何而來(lái)電賽題目常涉及信號(hào)測(cè)量與生成模擬電路的設(shè)計(jì)直接決定系統(tǒng)精度上限。1. 運(yùn)放電路設(shè)計(jì)選型不是所有“運(yùn)放”都一樣。你需要根據(jù)需求選擇精密運(yùn)放低失調(diào)電壓Vos、低溫漂、低噪聲。用于傳感器信號(hào)放大如儀表放大器INA826。高速運(yùn)放高增益帶寬積GBW、高壓擺率SR。用于信號(hào)調(diào)理、濾波或驅(qū)動(dòng)ADC。軌到軌RRIO運(yùn)放輸入輸出可非常接近電源軌。在單電源低壓系統(tǒng)中非常有用。經(jīng)典電路配置同相/反相放大器基礎(chǔ)中的基礎(chǔ)。注意增益帶寬積的限制高頻下實(shí)際增益會(huì)下降。電壓跟隨器用于阻抗匹配隔離前后級(jí)。要關(guān)注運(yùn)放的輸出驅(qū)動(dòng)能力。有源濾波器用運(yùn)放和RC網(wǎng)絡(luò)構(gòu)成如Sallen-Key拓?fù)洹ＴO(shè)計(jì)時(shí)可用FilterLab等工具輔助計(jì)算。注意電阻電容要選用精度高1%、溫漂小的型號(hào)如C0G/NP0陶瓷電容用于濾波。PCB布局要點(diǎn)模擬部分要單獨(dú)分區(qū)用地平面包圍。運(yùn)放的電源引腳必須就近放置去耦電容通常是一個(gè)0.1uF陶瓷電容并聯(lián)一個(gè)更大容值的電容。反饋網(wǎng)絡(luò)元件要緊靠運(yùn)放放置。2. ADC/DAC接口設(shè)計(jì)ADC前端驅(qū)動(dòng)即使MCU內(nèi)置ADC其采樣保持電路也需要一個(gè)低阻抗源來(lái)快速建立電壓。直接連接高阻抗傳感器會(huì)導(dǎo)致采樣誤差。標(biāo)準(zhǔn)做法在ADC輸入前加一級(jí)運(yùn)放構(gòu)成的電壓跟隨器或緩沖器。參考電壓Vref這是ADC精度的“尺子”。必須極其穩(wěn)定和干凈。務(wù)必使用獨(dú)立的低噪聲LDO如REF50xx系列或精密基準(zhǔn)源如ADR45xx為Vref供電并配合高質(zhì)量的去耦電容。DAC后端緩沖如果DAC輸出需要驅(qū)動(dòng)一定負(fù)載必須用運(yùn)放進(jìn)行緩沖以提供足夠的電流并隔離負(fù)載變化對(duì)DAC內(nèi)部的影響。3.3 數(shù)字與混合信號(hào)設(shè)計(jì)要點(diǎn)1. MCU最小系統(tǒng)與去耦MCU的每個(gè)電源引腳VDD, VDDA都必須有獨(dú)立的去耦電容。典型配置是一個(gè)0.1uF陶瓷電容濾除高頻噪聲緊貼引腳放置距離2mm再并聯(lián)一個(gè)1-10uF的陶瓷電容提供低頻能量。晶振電路要盡量靠近MCU下方鋪地屏蔽走線短而直。2. 電平轉(zhuǎn)換與隔離當(dāng)系統(tǒng)中存在不同電壓域的芯片如3.3V MCU與5V傳感器通信時(shí)需要電平轉(zhuǎn)換?？梢杂脤Ｓ玫碾娖睫D(zhuǎn)換芯片如TXB0104或由分立器件MOSFET、三極管搭建。對(duì)于電機(jī)驅(qū)動(dòng)等強(qiáng)干擾部分或長(zhǎng)線通信應(yīng)考慮使用光耦或數(shù)字隔離器如ADI的ADuM系列進(jìn)行隔離保護(hù)核心控制電路。3. 保護(hù)電路電源入口防反接二極管或MOS管方案、過(guò)壓過(guò)流保護(hù)保險(xiǎn)絲、TVS管。IO口對(duì)接外部的IO口串聯(lián)限流電阻并并聯(lián)TVS管或鉗位二極管到電源和地防止靜電或過(guò)壓沖擊。電機(jī)/感性負(fù)載必須加續(xù)流二極管或RC吸收電路防止反電動(dòng)勢(shì)損壞驅(qū)動(dòng)管。4. PCB設(shè)計(jì)實(shí)戰(zhàn)與調(diào)試心法4.1 從原理圖到PCB的跨越原理圖正確只是第一步PCB布局布線才是決定硬件性能的“臨門(mén)一腳”。1. 布局Layout優(yōu)先原則模塊化布局按照系統(tǒng)框圖將電源、模擬、數(shù)字、功率部分明確分區(qū)。各區(qū)域之間用地平面或開(kāi)槽進(jìn)行隔離尤其是模擬地和數(shù)字地。關(guān)鍵路徑最短電源模塊的功率環(huán)路、運(yùn)放的反饋網(wǎng)絡(luò)、晶振電路、高速信號(hào)線必須優(yōu)先布局保證走線最短?？紤]散熱與裝配大功耗器件如DCDC芯片、功率MOS管、LDO要預(yù)留散熱空間和敷銅。接插件、按鍵、屏幕的位置要符合人機(jī)工學(xué)便于后期接線和操作。2. 布線Routing核心技巧線寬與電流根據(jù)電流大小計(jì)算線寬可用在線PCB線寬計(jì)算器。電源線、地線要加粗。一般信號(hào)線6-10mil電源線20-50mil或更寬。地平面Ground Plane完整的地平面是最佳的低阻抗回流路徑也能提供屏蔽。盡量保證地平面的完整性避免過(guò)多分割。對(duì)于多層板通常會(huì)用一整層作為地平面。差分走線與阻抗控制對(duì)于USB、CAN等高速差分信號(hào)需要按差分對(duì)走線等長(zhǎng)、等距并計(jì)算阻抗通常90Ω或100Ω。電賽中雙面板實(shí)現(xiàn)阻抗控制較難但保持對(duì)稱和等長(zhǎng)是基本要求。過(guò)孔的使用過(guò)孔存在寄生電感會(huì)劣化高頻回流路徑。電源線過(guò)孔要多打幾個(gè)并聯(lián)。關(guān)鍵信號(hào)線如時(shí)鐘旁邊要伴隨地過(guò)孔提供回流路徑。3. 設(shè)計(jì)檢查DRC與自查投板前除了軟件DRC檢查一定要人工檢查所有器件的封裝是否正確特別是引腳順序。電源和地網(wǎng)絡(luò)是否全部連通有無(wú)孤島。去耦電容是否緊靠芯片電源引腳。絲印是否清晰、無(wú)重疊關(guān)鍵測(cè)試點(diǎn)如電源、關(guān)鍵信號(hào)是否添加了標(biāo)注。4.2 焊接、裝配與上電“三部曲”1. 焊接順序先焊高度最低的器件如電阻、電容、芯片底座再焊較高的如接插件、電感。對(duì)于QFN等底部有焊盤(pán)的芯片需要用熱風(fēng)槍和合適的鋼網(wǎng)、錫膏。強(qiáng)烈建議對(duì)于復(fù)雜板子先只焊接最小系統(tǒng)MCU、晶振、復(fù)位、下載電路和電源模塊其他部分用排針或飛線臨時(shí)連接驗(yàn)證核心功能后再焊接完整。2. 上電前檢查視覺(jué)檢查有無(wú)連錫、虛焊、器件焊反。萬(wàn)用表測(cè)短路測(cè)量所有電源與地之間的電阻確保沒(méi)有直接短路阻值不應(yīng)為0或幾歐姆。特別是DCDC的輸入輸出對(duì)地。關(guān)鍵電壓點(diǎn)測(cè)量使用萬(wàn)用表二極管檔或電阻檔簡(jiǎn)單測(cè)量一下電源路徑上的二極管、MOS管方向是否正確。3. 分級(jí)上電與“聞看摸測(cè)”分級(jí)上電如果有多個(gè)電源模塊不要一次性全上電。先上主控電再上其他模塊電?！奥効疵y(cè)”四字訣聞上電瞬間有無(wú)焦糊味?？从袩o(wú)器件冒煙、電解電容鼓包、芯片異常發(fā)熱可用熱成像儀或手背小心靠近感知。摸在電流不大的情況下快速觸摸主要芯片是否異常發(fā)燙LDO或DCDC芯片微熱是正常的。測(cè)用萬(wàn)用表測(cè)量各關(guān)鍵點(diǎn)電壓是否與設(shè)計(jì)值相符。用示波器觀察電源紋波、時(shí)鐘信號(hào)是否正常。5. 系統(tǒng)調(diào)試與故障排查實(shí)錄調(diào)試是硬件設(shè)計(jì)的“高光”也是“至暗”時(shí)刻。以下是我們踩過(guò)無(wú)數(shù)坑后總結(jié)的排查流程。5.1 電源問(wèn)題排查現(xiàn)象1芯片不工作或復(fù)位不正常。排查首先測(cè)MCU的VDD和Vcore電壓。然后測(cè)復(fù)位引腳電壓確認(rèn)在上電和運(yùn)行期間保持高電平對(duì)于低電平復(fù)位芯片。用示波器抓上電時(shí)序看電源爬升是否干凈、快速。檢查晶振是否起振用示波器探頭X10檔測(cè)注意電容負(fù)載影響。現(xiàn)象2系統(tǒng)不穩(wěn)定偶爾死機(jī)或數(shù)據(jù)異常。排查首要懷疑對(duì)象是電源紋波。用示波器交流耦合檔帶寬限制到20MHz測(cè)量MCU的VDD、模擬VREF等關(guān)鍵電源引腳上的紋波噪聲。如果紋波過(guò)大如超過(guò)50mVpp檢查DCDC的布局、電感選型、輸出電容的ESR。同時(shí)檢查地平面是否完整數(shù)字噪聲是否串?dāng)_到了模擬部分。現(xiàn)象3DCDC芯片發(fā)熱嚴(yán)重甚至燒毀。排查檢查輸入電壓是否超限。檢查負(fù)載是否短路或過(guò)重。重點(diǎn)檢查自舉電容對(duì)于非同步Buck的高端驅(qū)動(dòng)和續(xù)流二極管對(duì)于非同步Buck這兩個(gè)器件損壞或選型不當(dāng)會(huì)導(dǎo)致芯片直通而燒毀。用熱像儀觀察熱量分布確認(rèn)是芯片本身發(fā)熱還是功率電感發(fā)熱傳遞過(guò)來(lái)的。5.2 模擬信號(hào)問(wèn)題排查現(xiàn)象ADC采樣值跳動(dòng)大、不準(zhǔn)。排查步驟查源頭用示波器看被測(cè)信號(hào)本身是否穩(wěn)定?？赡軅鞲衅鬏敵鼍筒环€(wěn)。查供電測(cè)量運(yùn)放和ADC的供電電壓、基準(zhǔn)電壓Vref是否穩(wěn)定、紋波小。查電路斷開(kāi)ADC輸入用精密電壓源或電池給ADC輸入一個(gè)固定電壓看采樣值是否穩(wěn)定。如果穩(wěn)定問(wèn)題在前端調(diào)理電路如果不穩(wěn)問(wèn)題在ADC本身或參考源。查軟件確認(rèn)ADC采樣周期、采樣率設(shè)置正確軟件濾波算法如均值、中值、卡爾曼是否得當(dāng)。注意MCU的ADC輸入阻抗和采樣時(shí)間對(duì)于高阻抗源要加長(zhǎng)采樣時(shí)間。5.3 數(shù)字通信問(wèn)題排查現(xiàn)象UART/I2C/SPI通信失敗。通用排查電平確認(rèn)用示波器測(cè)量通信線上的電平是否符合雙方芯片的電平標(biāo)準(zhǔn)如3.3V還是5V。波形觀察看數(shù)據(jù)波形是否清晰上升下降沿是否陡峭有無(wú)過(guò)沖、振鈴。振鈴嚴(yán)重可能是阻抗不匹配或走線過(guò)長(zhǎng)可嘗試串聯(lián)一個(gè)小電阻22-100Ω進(jìn)行阻尼。協(xié)議分析使用邏輯分析儀或示波器的協(xié)議解碼功能直接查看發(fā)送和接收的數(shù)據(jù)幀對(duì)比是否一致。這是最高效的手段。I2C特定問(wèn)題上拉電阻阻值是否合適通常4.7kΩ-10kΩ速率高時(shí)阻值小多主設(shè)備時(shí)有無(wú)地址沖突SCL/SDA線是否被意外拉低5.4 電磁干擾EMI與噪聲問(wèn)題這是最玄學(xué)的問(wèn)題通常表現(xiàn)為傳感器讀數(shù)隨電機(jī)啟停跳動(dòng)、屏幕花屏、通信誤碼率增高等。排查與解決隔離與分離將噪聲源電機(jī)驅(qū)動(dòng)、DCDC與敏感電路模擬采樣、通信在物理上和電源上進(jìn)行隔離。使用獨(dú)立的電源模塊或加強(qiáng)濾波。濾波在噪聲源的電源入口和信號(hào)出口加濾波器如π型濾波器、磁珠。在敏感電路的電源入口加共模電感、加強(qiáng)去耦。改善回流路徑確保所有信號(hào)都有完整、低阻抗的地回流路徑。檢查板子上是否存在“地彈”現(xiàn)象。屏蔽對(duì)特別敏感的模擬部分或高頻噪聲源可以考慮使用金屬屏蔽罩。6. 設(shè)計(jì)總結(jié)與備賽建議硬件設(shè)計(jì)是一個(gè)不斷迭代、試錯(cuò)和積累經(jīng)驗(yàn)的過(guò)程。電賽的幾天時(shí)間是對(duì)你前期準(zhǔn)備和臨場(chǎng)應(yīng)變能力的極限壓縮?；仡櫿麄€(gè)2023年C題的硬件設(shè)計(jì)我最深的體會(huì)是“簡(jiǎn)單就是可靠”。在滿足指標(biāo)的前提下電路越簡(jiǎn)潔出問(wèn)題的概率就越低。能用單電源運(yùn)放就別用雙電源能用成熟DCDC芯片就別自己搭分立開(kāi)關(guān)電路能用一個(gè)芯片完成的功能就別用兩個(gè)。對(duì)于備賽的同學(xué)我的建議是模塊化積累平時(shí)就積累一些經(jīng)過(guò)驗(yàn)證的“黃金模塊”電路和PCB封裝庫(kù)比如5V/3.3V DCDC、LDO、運(yùn)放調(diào)理電路、電機(jī)驅(qū)動(dòng)、OLED顯示接口等。比賽時(shí)可以直接調(diào)用修改節(jié)省大量時(shí)間。仿真先行對(duì)于關(guān)鍵模擬電路如濾波器、放大器用LTspice、Multisim等工具先仿真驗(yàn)證理論計(jì)算觀察頻響、噪聲和穩(wěn)定性相位裕度。文檔化設(shè)計(jì)過(guò)程中的所有計(jì)算、選型理由、參考電路出處都記錄下來(lái)。畫(huà)原理圖時(shí)把關(guān)鍵參數(shù)如電阻電容值、芯片型號(hào)直接標(biāo)注在旁邊。這在你后期檢查、復(fù)盤(pán)或向隊(duì)友解釋時(shí)無(wú)比重要。預(yù)留測(cè)試點(diǎn)在PCB上為所有關(guān)鍵電源、關(guān)鍵信號(hào)特別是模擬信號(hào)預(yù)留出醒目的測(cè)試點(diǎn)可以是過(guò)孔或焊盤(pán)方便調(diào)試時(shí)連接示波器探頭。心理建設(shè)硬件調(diào)試充滿不確定性一個(gè)問(wèn)題可能卡半天。保持耐心用科學(xué)的排查方法分模塊隔離、信號(hào)溯源替代盲目嘗試。隊(duì)友間分工明確相互信任。最后硬件設(shè)計(jì)之美在于它連接了虛擬的數(shù)字世界與真實(shí)的物理世界。每一次成功的上電每一次穩(wěn)定的讀數(shù)都是對(duì)這份工作的最好回報(bào)。希望這些從實(shí)戰(zhàn)中摔打出來(lái)的經(jīng)驗(yàn)?zāi)茳c(diǎn)亮你設(shè)計(jì)路上的下一盞燈。